STAGE - ARCHITECTE JUNIOR R&D - SOPHIA ANTIPOLIS - (F/H/X)

Bienvenue chez Eviden, acteur clé du numérique de prochaine génération et leader mondial du cloud, du calcul avancé et de la sécurité ! Eviden opère dans tous les secteurs d’activités, et fait rayonner son expertise sur l’ensemble du continuum numérique.
Nous rejoindre, c’est à la fois une opportunité exaltante de contribuer au futur de la tech et d’agir pour le bien commun, tout en bénéficiant d’un environnement équitable et inclusif, entouré d’experts de haut niveau ! Aujourd’hui, et pour les générations à venir, ouvrons le champ des possibles.
Vous êtes curieux, inventif et audacieux ? Rejoignez la #TeamEviden !     Sujet de stage.
Performances de PCIe Gen5 / Gen 6   Nous recherchons un(e) stagiaire Architecte Junior talentueux(se) et motivé(e) pour rejoindre notre équipe R&D au sein de la Division Big Data & Security d'Eviden.
Ce stage offre une opportunité unique de contribuer à l'architecture des supercalculateurs Exa Scale d'Eviden/Bull classes dans le Top 15 et qui fourniront la puissance de calcul nécessaire à des applications critiques comme la prévision météorologique, la dissuasion nucléaire ou la recherche de nouveaux médicaments.
Vous intégrerez une équipe dynamique qui oeuvre pour garantir la meilleure performance à nos utilisateurs, tout en explorant les pratiques modernes d'ingénierie   Missions .
Monter en compétence sur la spécification PCIe Gen 5 / Gen 6.
Travailler sur une carte PCIe basée sur FPGA branchée à un système haut de gamme.
Partir d'un design existant et entièrement fonctionnel, et apporter des modifications incrémentales selon les besoins.
Analyser les performances de traduction des adresses virtuelles en adresses physiques (protocole PCIe ATS) dans différents scénarios.
Caractériser les performances des accès à la mémoire hôte via PCIe.
En collaboration avec des architectes expérimentés, analyser les lacunes des méthodes existantes et proposer des améliorations pour les futures générations du contrôleur d'interface réseau (NIC) Bull Exascale Interconnect (BXI).
Profil.
Étudiant en 5ème année de master dans un cursus en microélectronique (école d'ingénieur, université).
Enthousiaste, curieux, rigoureux, méticuleux et désireux d'apprendre.
Connaissances de base des interfaces de communication série à haute vitesse (PCIe), des architectures informatiques (x86 / ARM), de la gestion des caches et de la gestion de la mémoire virtuelle.
Première expérience en conception RTL (verilog/vhdl, FPGA ou ASIC).
Pratique de C / C++, Verilog, Linux.
Excellentes compétences en communication.
Durée du stage de fin d’étude.
6 mois à compter de Février .
Pourquoi nous rejoindre.
Une ambiance de travail et des locaux pour vous épanouir.
un restaurant d’entreprise etc...
Des évènements en interne dans l’équipe.
Télétravail sous réserve de la validation de votre manager.
Sous réserve d'une motivation certaine par le candidat.
, une possibilité d'embauche en CDI pourra être proposée.
Rejoignez-nous ! Stage basé à Sophia Antipolis     Faire partie des pionniers d'Eviden, ça vous dit ? C'est justement cette audace et cette curiosité qu'on recherche chez nos talents pour grandir ensemble, transformer des possibilités en réalité pour nos clients et façonner le futur de la Tech et de la société.
Chez Eviden, diversité, équité et inclusion sont au cœur de notre politique RH.
Nos métiers sont tous ouverts aux personnes en situation de handicap et ce, quelle que soit la nature de celui-ci.
Grâce à nos programmes qui soutiennent toutes les diversités, nos collaborateurs et collaboratrices sont pleinement impliqués pour faire vivre cette culture de l’inclusion.
Rejoignez notre communauté !