DIGITAL VERIFICATION METHODOLOGY LEAD

Experis IT es una empresa de tecnologías de la información que vincula de manera efectiva al talento más competitivo con grandes empresas en México, Norteamérica y Europa.
Experis IT es parte de la empresa Manpower Group no.
1 en atracción de talento a nivel mundial.
Por crecimiento nos encontramos en búsqueda de.
Digital Verification Methodology System Verilog Objetivos.
Como líder de metodología de verificación digital, trabajará con un equipo de diseño altamente innovador y motivado que utilizará tecnologías de memoria de última generación para desarrollar los productos de memoria más avanzados.
Se enfrentará al desafío de la complejidad y dificultad de verificar chips de memoria de alta densidad con capacidad de circuito de gran escala, diseños de velocidad ultra alta, funcionalidades complejas que incluyen DDR/LPDDR de próxima generación y tecnologías avanzadas de administración y bajo consumo de energía.
Deberá tener la capacidad de evaluar la funcionalidad a nivel de bloque o chip completo y proporcionar soluciones para ayudar a lograr un diseño funcionalmente correcto.
Trabajará en estrecha colaboración con el equipo de diseño global y liderará a los miembros del equipo de verificación para contribuir al éxito de los proyectos de diseño mediante la aplicación de herramientas y técnicas de verificación, proporcionando el estado de verificación y resúmenes de diseños específicos según sea necesario.
Actividades.
Contribuir al desarrollo de nuevas oportunidades de productos ayudando con el diseño general, la disposición y la optimización de los circuitos de memoria/lógica/analógicos.
Utilizar lenguajes y técnicas de verificación avanzados para crear una plataforma de verificación de vanguardia.
Participar en la creación de un modelo de comportamiento de chip completo que se distribuye a los clientes externos en todo el mundo.
Construir un plan de verificación, incorporando patrones dirigidos y aleatorios que cubran todas las características de un diseño de memoria.
Realizar procesos de verificación con modelado y simulación utilizando simuladores estándar de la industria.
Contribuir a la comunicación entre grupos para trabajar hacia la estandarización y el éxito del grupo.
Impulsar la innovación hacia las generaciones futuras de Memory dentro de un entorno de trabajo dinámico.
Requisitos.
Dominio de lenguajes de verificación (System Verilog) y metodologías (UVM) Sólido conocimiento del diseño orientado a objetos.
Capacidad de abstraer detalles técnicos complejos en una interfaz fácil de entender.
Buenas habilidades de depuración y resolución de problemas.
Experiencia en el uso de lenguaje de scripting para automatizar tareas.
Experiencia en definición de estrategia de cobertura y redacción del modelo de cobertura.
Debe poseer buenas habilidades de comunicación y capacidad para trabajar bien y liderar un equipo.
Experiencia laboral previa en ASIC o verificación de memoria.
Buen conocimiento del diseño de circuitos CMOS.
Licenciatura o Postgrado en Ingeniería Electrónica o campo de ingeniería relacionado Preferiblemente de 3 a 5 años de experiencia.
Inglés avanzado.
Ofrecemos.
Sueldo mensual.
Prestaciones de ley.
Esquema 100% nominal.
Trabajo hibrido en Tlaquepaque Jalisco.
En caso de residir en otro estado se otorga apoyo de reubicación.
Interesados favor de postularse por este medio.